طراحی توان - پایین سیستمهای دیجیتال براساس اصول سوئیچینگ آدیاباتیک

گرایش روزافزون به سمت جاپذیر ساختن سیستمهای با کارآیی بالا، توان مصرفی را به عنوان مهمترین مساله در طراحیهای دیجیتال و آنالوگ مطرح ساخته است . برای کاهش توان مصرفی روشهای متعددی در تمام سطوح طراحی (معمای، مدارˆمنطق، ترانزیستور و غیره) پیشنهاد شده است . یکی از منطقهای پیشنهاد شده برای این منظور، منطق آدیاباتیک است که با کوچک نگاه داشتن افت ولتاژ دو سر ترانزیستورها در هنگام سوئیچینگ و بازیابی انرژی استفاده شده برای تحریک گره های خروجی، توان مصرفی را کاهش می دهد. در این روش ، سیگنال های تغدیه و کلاک مدارات معمولی با یک سیگنال ac به نام تغذیه - کلاک جایگزین می شوند که هر دو نقش تغذیه دهی و زمان بندی مدار را انجام می دهد. به منظور بررسی جامع منطق آدیاباتیک و مقایسه آن با منطق cmos استاتیک یک جمع کننده پیش نگر به نقلی 8 بیتی را بر مبنای دو منطق آدیاباتیک و cmos استاتیک با یک تکنولوژی 0.6mm طراحی می کنیم. در منطق cmos استاتیک طراحی را براساس دو روش ترکیی و پاپ لاین انجام می دهیم و سپس هر سه طرح را در یک تراشه آزمایشی پیاده سازی می کنیم. براساس نتایج شبیه سازی بعد از جانمایی، بسته به فرکانس کاری، جمع کننده آدیاباتیک نسبت به نمونه ترکیبی cmos استاتیک صرفه جویی 68 تا 82 درصدی و نسبت به نمونه پایپ لاین صرفه جویی 81 تا 87 درصد در انرژی (توان) مصرفی نشان می دهد. علاوه بر این جمع کننده آدیاباتیک به میزان قابل ملاحظه ای نویز سوئیچینگ تغذیه را کاهش می دهد. از جهت منفی، بیشینه فرکانس کاری جمع کننده آدیاباتیک تقریبا نصف بیشینه فرکانس کاری جمع کننده های cmos استاتیک است و در هر فرکانس کاری، کمینه ولتاژ کاری آن بیشتر از نمونه های cmos استاتیک می باشد. ملاحظات عملی در طراحی مولدهای تغذیه - کلاک را مطرح می کنیم. ضمن تشریح مفهوم مدلسازی منطق آدیاباتیک ، روشی را برای طراحی این مولدها پیشنهاد کرده و چند مولد تغذیه - کلاک سنکرون و آسنکرون را برای جمع کننده آدیاباتیک طراحی می کنیم و نشان می دهیم که مولد تغذیه - کلاک سنکرون 2n دارای بیشترین راندمان تبدیل و کمترین میزان تلفات انرژی می باشد.